Modul 3 Laporan Akhir 1
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Counter asynchronous, atau ripple counter, terdiri dari empat flip-flop (misalnya, T atau JK flip-flop) yang mewakili empat bit, sehingga mampu menghitung dari `0000` hingga `1111` (0 hingga 15 dalam desimal). Pada counter ini, setiap flip-flop dipicu oleh keluaran dari flip-flop sebelumnya, bukan oleh clock yang sama. Dengan demikian, setiap bit akan berubah secara berurutan sesuai dengan sinyal dari flip-flop sebelumnya pada setiap perubahan clock dari tinggi ke rendah (kondisi falling). Pada kondisi falling pertama, flip-flop pertama akan berubah kondisi, diikuti flip-flop kedua pada kondisi falling berikutnya, dan seterusnya hingga semua bit mencerminkan hasil perhitungan biner dari clock. Karena perubahan setiap flip-flop menunggu sinyal dari flip-flop sebelumnya, counter asynchronous mengalami efek delay yang semakin besar seiring bertambahnya bit. Secara keseluruhan, counter ini akan menghitung dari `0000` hingga `1111` secara biner, dengan perubahan setiap bit terjadi pada kondisi falling clock dan setiap flip-flop bergantung pada keluaran dari flip-flop sebelumnya.
.jpeg)
Komentar
Posting Komentar