Modul 2 Tugas Pendahuluan 2

DAFTAR ISI

1. Kondisi

Percobaan 2 Kondisi 3

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=1, B1=0, B2=CLK

Sebelum Simulasi

Setelah Simulasi

Pada percobaan ini rangkaian dari T Flip Flop yang mana menggunakan J-K Flip-Flop yang kedua inputannya dihubungkan menjadi satu. Dapat dilihat bahwa B1 menuju ke kaki S dengan logika 0 sementara untuk kaki R dengan logika 1. Dan untuk J-K itu terhubung ke VCC sumber sehingga juga berlogika 1, untuk B2 itu dalam kondisi terhubung ke clock dimana karakteristik clock itu sendiri togle. Output yang didapat pada rangkaian ini adalah Q=1 Q'=0 , sesuai dengan tabel kebenaran ini merupakan kondisi Reset yaitu diulang atau dihapus ke nol.

1. Download file rangkaian Unduh

2. Download video simulasi Unduh

3. Download datasheet gerbang J-K Flip-Flop Unduh

4. Download datasheet switch Unduh

-FAno-